時(shí)間:2022-06-30|瀏覽:182284
據(jù)報(bào)道,三星正處于可用于開采比特幣的 3nm 代工工藝的試生產(chǎn)階段。
第一個(gè)客戶將是中國(guó)ASIC制造商PanSemi,未來(lái)高通也可能參與其中。
3nm 代工工藝可以使芯片具有更低的功耗、更高的速度和更多的晶體管數(shù)量。
據(jù)報(bào)道,三星本周將開始試生產(chǎn)用于專用集成電路 (ASIC) 的三納米 (3nm) 芯片——這是挖掘比特幣的最高效機(jī)器。
據(jù)報(bào)道,三星的第一個(gè)客戶是一家名為 PanSemi 的中國(guó) ASIC 公司,該公司設(shè)計(jì)用于挖掘比特幣的 ASIC。同樣,三星最大的客戶高通公司也保留了利用新制造工藝的機(jī)會(huì),據(jù)報(bào)道,高通公司可以隨時(shí)選擇加入,但并未承諾。
此前,高通曾訂購(gòu) 4nm 芯片,但由于三星出人意料地缺乏生產(chǎn)而在今年 2 月被取消。這導(dǎo)致高通依賴另一家公司——臺(tái)積電(TSMC)。
三星的最新產(chǎn)品被稱為全方位門 (GAA),顧名思義,它將在所有四個(gè)表面上都有門。到目前為止,商業(yè)上最成功的工藝是 FinFET,它只使用了三個(gè)表面而不是四個(gè)。據(jù)報(bào)道,這種升級(jí)使柵極更窄,并允許更精確地控制電流。報(bào)告表明,如果試生產(chǎn)成功,這可能會(huì)導(dǎo)致面積減少 45%,效率提高 30%。
此外,Tech Monitor報(bào)道稱,臺(tái)積電的 3nm 工藝將縮小半導(dǎo)體的尺寸,從而使功耗降低多達(dá) 30%,速度提高多達(dá) 15%,同時(shí)晶體管密度增加 33%——這使得硬件更強(qiáng)大。
盡管該報(bào)告來(lái)自去年,但了解這一進(jìn)步可能對(duì)該技術(shù)產(chǎn)生的影響仍然很有價(jià)值。